ï»?!DOCTYPE html>
设计中,FPGA与ARM采用存储å™?中断的连接方式,ž®†FPGA映射到ARM的存储空é—ß_(d¨¢)¼ŒARM 与FGPA的通信如同ARM对存储器写入、读取数据。此外,FPGA可以通过外部中断è¯äh±‚ARM处理某些事äšgã€?
地址译码模块设计
æ Ҏ(gu¨©)�®ARM的æ€ȝº¿时序在FPGA中设计相应的接口½E‹序是实现ARM 与FPGA¾l¼合设计的关键。ARM的æ€ȝº¿è¯ÀL—¶序,当ARM要从FPGA中读取数据时åQŒ首先地址æ€ȝº¿有效åQŒ经˜q‡时间Tacs后,ŒDµ选信号nGCS有效åQŒ此æ—? FPGA˜q›行地址锁存òq¶译码äñ”生相应模块的è¯ÖM‹É能信å�øP¼Œ¾l�过旉™—´Tcos后,è¯ÖM¿¡号nOEä¸ÞZ½Žç”?sh¨´)åã^åQŒFPGA臛_°‘要在è¯ÖM¿¡å�? nOEä¸ÞZ½Žç”?sh¨´)åã^期间ž®†数据放到数据æ€ȝº¿上,设计中采用一个地址只能作äؓ(f¨´)ARMè¯ÀLˆ–者写数据地址åQŒ因此当ŒDµ选信号和地址信号都有效时FPGAž®±将数据攑ֈ°æ€ȝº¿上,也不ä¼?x¨¬)äñ”生冲½H�。读信号有效旉™—´为Tacc+TacpåQŒ之后段选信号nGCS无效åQŒ此旉™‡Š放数据æ€ȝº¿;½{‰到ARN释放地址æ€ȝº¿åQŒ就完成äº?ji¨£n)ARMè¯Õd�–数据的操作ã€?